

SKRIPSI

ANALISIS IMPLEMENTASI ALGORITMA ENKRIPSI VIDEO

RVEA(BHARGAVA) MENGGUNAKAN FPGA

Disusun dan diajukan oleh :

ELBERT TIMOTHY THOMAS

D42116015



DEPARTEMEN TEKNIK INFORMATIKA

FAKULTAS TEKNIK UNIVERSITAS HASANUDDIN

MAKASSAR

2023

LEMBAR PENGESAHAN SKRIPSI
ANALISIS IMPLEMENTASI ALGORITMA ENKRIPSI VIDEO
RVEA(BHARGAVA) MENGGUNAKAN FPGA

Disusun dan diajukan oleh
ELBERT TIMOTHY THOMAS
D42116015

Telah dipertahankan di hadapan Panitia Ujian yang dibentuk dalam rangka Penyelesaian Studi Program Sarjana Program Studi Teknik Informatika Fakultas Teknik Universitas Hasanuddin pada tanggal 22 Februari 2023 dan dinyatakan telah memenuhi syarat kelulusan.



Pembimbing Utama.

Pembimbing Pendamping.

Dr. Adnan, ST., MT.
Nip. 197404262003121002

Dr. Eng. Ady Wahyudi Paundu, ST., MT.
Nip. 197503132009121003



Ketua Program Studi.

Prof. Dr. H. Indrayana, ST., MT., M.Bus.Sys., IPM, ASEAN, Eng.
Nip. 19750716 200212 1 004

PERNYATAAN KEASLIAN

Yang bertanda tangan di bawah ini:

Nama : Elbert Timothy Thomas

NIM : D42116015

Departemen : Teknik Informatika

Jenjang : S1

Menyatakan dengan ini karya tulisan saya berjudul:

ANALISIS IMPLEMENTASI ALGORITMA ENKRIPSI VIDEO RVEA(BHARGAVA) MENGGUNAKAN FPGA

Adalah karya tulisan saya sendiri dan bukan merupakan pengambilalihan tulisan orang lain bahwa skripsi yang saya tulis ini benar-benar merupakan hasil karya saya sendiri.

Apabila di kemudian hari terbukti atau dapat dibuktikan bahwa sebagian atau keseluruhan skripsi ini hasil karya orang lain, maka saya bersedia menerima sanksi atas perbuatan tersebut.

Makassar, 16 Maret 2023

Yang menyatakan,



Elbert Timothy Thomas

ABSTRAK

Dalam era globalisasi saat ini, perkembangan teknologi informasi dan komunikasi telah menjadikan media video sebagai salah satu sumber hiburan yang utama. Kemunculan serta popularitas pesat berbagai layanan streaming video menghadirkan kebutuhan akan sistem enkripsi yang aman dan efisien.

Dibandingkan dengan algoritma enkripsi lainnya yang melakukan enkripsi pada seluruh plaintext, algoritma Bhargava melakukan enkripsi selektif terhadap bit-sign yang terdapat pada video MPEG untuk mengurangi kebutuhan sumber daya komputasi. Penggunaan Field Programmable Gate Array (FPGA) sebagai media implementasi dapat mengurangi biaya operasi dengan menyediakan efisiensi energi tinggi dan Time to Market yang kompetitif. Penggunaan bersama antara algoritma Bhargava dan Field Programmable Gate Array dapat menjadi solusi optimal untuk menyediakan keamanan tinggi dengan penggunaan sumber daya yang ekonomis.

Dalam proses evaluasi, uji fungsionalitas telah berhasil dilakukan menggunakan perangkat FPGA dengan antarmuka UART (Universal Asynchronous Receiver Transmitter). Dari uji performa yang dilakukan dengan menggunakan fitur simulasi pada file sampel, diperoleh data bahwa implementasi enkripsi video menggunakan algoritma Bhargava pada FPGA dapat menghasilkan throughput sebesar 74,48 MiB per detik dengan kecepatan clock 200MHz, 4.9% dari *throughput* implementasi DES murni dengan *pipeline* penuh, investigasi selanjutnya menunjukkan bahwa titik *bottleneck* terdapat pada modul VLD.

Kata Kunci: Enkripsi Video, Bhargava, Field Programmable Gate Array, Enkripsi Selektif

KATA PENGANTAR

Puji dan syukur penulis panjatkan kepada Tuhan Yang Maha Esa, yang telah memberikan rahmat dan karunia-Nya, sehingga penulis dapat menyelesaikan laporan tugas akhir dengan judul “Analisis Implementasi Algoritma Enkripsi Video RVEA(Bhargava) Menggunakan FPGA”. Laporan tugas akhir ini merupakan salah satu syarat untuk memperoleh gelar Sarjana Strata Satu (S1) pada Departemen Teknik Informatika Fakultas Teknik Universitas Hasanuddin.

Dalam proses pembuatan laporan tugas akhir ini, penulis banyak mendapat bimbingan, arahan, dan bantuan dari berbagai pihak sehingga penulis dapat menyelesaikan laporan ini tepat pada waktunya. Oleh karena itu dengan segala kerendahan hati, penulis mengucapkan terima kasih sebesar-besarnya kepada:

1. Kedua orang tua penulis, Bapak Erwin dan Ibu Meyly beserta keluarga atas segala doa, dukungan, semangat, pengorbanan, dan kasih sayang yang telah diberikan.
2. Bapak Dr. Adnan, ST., MT atas bimbingannya selama masa perkuliahan penulis dan sebagai Dosen Pembimbing I yang telah memberikan bimbingan dan masukan yang sangat bermanfaat dalam penyusunan laporan skripsi ini.
3. Bapak Dr-Eng. Ady Wahyudi Paundu, ST., M.T selaku Dosen Pembimbing II yang telah memberikan bimbingan dan masukan yang sangat bermanfaat dalam penyusunan laporan skripsi ini.
4. Seluruh Dosen dan Staf Departemen Teknik Informatika Fakultas Teknik Universitas Hasanuddin.

5. Teman-teman angkatan Teknik Informatika 2016 selaku rekan belajar sejak dari awal hingga akhir masa perkuliahan.
6. Serta seluruh pihak yang tak sempat kami sebutkan satu persatu yang telah banyak meluangkan tenaga, waktu, dan pikiran selama penyusunan laporan skripsi ini.

Akhirnya dengan segala kerendahan hati, penulis menyadari masih banyak kesalahan dan kekurangan dalam penyusunan laporan skripsi ini baik dari isi maupun cara penyajiannya. Oleh karena itu penulis mengharapkan adanya saran dan kritik yang bersifat membangun demi kesempurnaan laporan ini. Penulis berharap semoga laporan skripsi ini dapat memberikan manfaat bagi pembaca pada umumnya dan penulis khususnya.

Makassar, Agustus 2022

Penulis

DAFTAR ISI

ABSTRAK	ii
KATA PENGANTAR.....	iii
DAFTAR ISI.....	v
DAFTAR TABEL	ix
DAFTAR GAMBAR	xi
BAB I PENDAHULUAN.....	1
1.1 Latar Belakang.....	1
1.2 Rumusan Masalah	2
1.3 Tujuan Penelitian.....	2
1.4 Batasan Penelitian	3
1.5 Manfaat Penelitian.....	3
1.6 Sistematika Penulisan.....	3
BAB II LANDASAN TEORI.....	5
2.1 Kriptografi	5
2.1.1 Definisi Kriptografi.....	5
2.1.2 Jenis-Jenis Algoritma Kriptografi.....	6
2.1.2.1 Algoritma Simetris	6
2.1.2.2 Algoritma Asimetris.....	7
2.2 MPEG	7

2.2.1	Struktur Video Stream MPEG	8
2.3	Algoritma Bhargava	11
2.3.1	Algoritma I	11
2.3.2	VEA	12
2.3.3	MVEA	13
2.3.4	RVEA	13
2.4	FPGA	15
2.4.1	Xilinx 7 Series	16
2.4.2	Configurable Logic Block	16
2.4.3	Block RAM.....	17
2.4.4	Clock Management Tile	17
BAB III METODOLOGI PENELITIAN		18
3.1	Analisis Kebutuhan Sistem.....	18
3.1.1	Spesifikasi Perangkat Keras.....	18
3.1.2	Spesifikasi Perangkat Lunak.....	19
3.2	Implementasi Algoritma	20
3.2.1	Modul Enkripsi/Denkripsi	20
3.2.2	Deskripsi Modul	25
3.2.2.1	Splitter.....	25
3.2.2.2	Extender	27

3.2.2.3	Getbits	29
3.2.2.4	VLD	32
3.2.2.5	Collator	34
3.2.2.6	mb_ser.....	41
3.2.2.7	dese64	45
3.2.2.8	DES_single	48
3.2.2.9	Post_DES_ser	50
3.2.2.10	Unscrambler.....	52
3.2.2.11	Post_unscr_ser	54
3.2.2.12	Counter.....	56
3.2.2.13	Switcher	59
3.2.2.14	Replacer	62
3.2.2.15	Joiner.....	66
3.2.2.16	Bhargava_uart.....	68
3.2.2.17	DES_pipeline	71
3.3	Skenario Pengujian Sistem	73
3.3.1	Skenario Pengujian Validitas Sistem.....	73
3.3.2	Skenario Pengujian Performa Sistem	74
BAB IV	HASIL PENELITIAN DAN PEMBAHASAN	76
4.1	Pengujian Validitas Sistem.....	76

4.1.1	Hasil Pengujian	76
4.1.2	Pembahasan.....	82
4.2	Pengujian Performa Sistem	83
4.2.1	Hasil Pengujian	83
4.2.2	Pembahasan	835
BAB V	PENUTUP.....	86
5.1	Kesimpulan.....	86
5.2	Saran	87
	DAFTAR PUSTAKA.....	88
	LAMPIRAN	91

DAFTAR TABEL

Tabel 3.1 Spesifikasi dan Fitur Papan FPGA STLV7325	18
Tabel 3.2 Spesifikasi Chip FPGA XC7K325T-2 FFG676.....	19
Tabel 3.3 Antar muka modul Bhargava	21
Tabel 3.4 Daftar Modul Implementasi Algoritma Bhargava.....	23
Tabel 3.5 Daftar FIFO Implementasi Algoritma Bhargava.....	23
Tabel 3.6 Antar Muka Modul Splitter	26
Tabel 3.7 Antar Muka Modul Extender	28
Tabel 3.8 Antar Muka Modul Getbits	30
Tabel 3.9 Antar Muka Modul VLD.....	32
Tabel 3.10 Antar Muka Modul Collator.....	35
Tabel 3.11 <i>Pipeline</i> modul Collator	39
Tabel 3.12 Antar Muka Modul mb_ser	43
Tabel 3.13 Antar Muka Modul dese64.....	46
Tabel 3.14 Antar Muka Modul DES_single.....	48
Tabel 3.15 Antar Muka Modul Post_DES_ser.....	51
Tabel 3.16 Antar Muka Modul Unscrambler	53
Tabel 3.17 Antar Muka Modul Post_unscr_ser.....	55
Tabel 3.18 Antar Muka Modul Counter	57
Tabel 3.19 Antar Muka Modul Switcher.....	60
Tabel 3.20 Antar Muka Modul Replacer.....	64
Tabel 3.21 Antar Muka Modul Joiner	67
Tabel 3.22 Antar Muka Modul Bhargava_uart	68

Tabel 3.23 Antar Muka Modul DES_pipeline	71
---	----

DAFTAR GAMBAR

Gambar 2.1 Proses referensi gambar P.....	9
Gambar 2.2 Proses interpolasi gambar B	10
Gambar 2.3 Struktur video stream MPEG	10
Gambar 2.4 Urutan pemilihan signbit algoritma RVEA	14
Gambar 2.5 Arsitektur FPGA.....	16
Gambar 3.1 Modul Enkripsi/Dekripsi Bhargava.....	20
Gambar 3.2 Proses Enkripsi/ Dekripsi Bhargava	22
Gambar 3.3 Desain Implementasi Algoritma Bhargava.....	24
Gambar 3.4 Diagram RTL modul Splitter.....	26
Gambar 3.5 Modul Splitter Membaca Data dari Fifo Input	27
Gambar 3.6 Transisi Data Lainnya ke Data Video.....	27
Gambar 3.7 Diagram RTL Modul Extender.....	28
Gambar 3.8 Penambahan Data Padding	28
Gambar 3.9 Diagram RTL Modul Getbits.....	31
Gambar 3.10 Operasi Modul Getbits.....	31
Gambar 3.11 Penggantian Data Tanpa Jeda Pada Modul Getbits	31
Gambar 3.12 Diagram RTL Modul VLD	33
Gambar 3.13 Operasi Modul VLD	34
Gambar 3.14 Modul VLD Mulai dan Berhenti Sesuai Sinyal vld_en.....	34
Gambar 3.15 Posisi signbit baru setelah perubahan posisi.....	37
Gambar 3.16 Diagram RTL <i>pipeline</i> modul Collator.....	38
Gambar 3.17 Proses Kerja <i>pipeline</i> Modul Collator	39

Gambar 3.18	Diagram RTL register inialisasi modul Collator.....	40
Gambar 3.19	Perubahan Nilai Inialisasi Pada Modul Collator.....	40
Gambar 3.20	Perubahan original_position dengan batas bit 20	41
Gambar 3.21	Diagram RTL Modul mb_ser	44
Gambar 3.22	Proses Kerja Modul mb_ser.....	44
Gambar 3.23	Flag Signbit Terakhir Dalam Makroblok Pada Output Posisi	45
Gambar 3.24	Diagram RTL Modul dese64	47
Gambar 3.25	Modul dese64 Menerima Signbit.....	47
Gambar 3.26	Sinyal Des_wr Aktif setelah menerima 64 Signbit.....	47
Gambar 3.27	Sinyal Last_wr Aktif setelah Sinyal Slice_end Aktif	48
Gambar 3.28	Diagram RTL Modul DES.....	49
Gambar 3.29	Proses Konfigurasi Modul DES.....	50
Gambar 3.30	Proses Kerja Modul DES.....	50
Gambar 3.31	Modul Post_DES_ser menerima signbit dari Modul DES	51
Gambar 3.32	Modul Post_DES_ser menerima signbit dari Modul Dese64.....	52
Gambar 3.33	Diagram RTL Modul Unscrambler	53
Gambar 3.34	Proses Kerja Modul Unscrambler.....	54
Gambar 3.35	Diagram RTL Modul post_unscr_ser	55
Gambar 3.36	Proses Kerja Modul Post_unscr_ser	55
Gambar 3.37	Diagram RTL Modul Counter	58
Gambar 3.38	Output Nilai Count pada Modul Counter	58
Gambar 3.39	Proses Output Flag Sign Pada Modul Counter	58
Gambar 3.40	Nilai Hitungan dengan Flag Extend Aktif	59

Gambar 3.41 Diagram RTL Modul Switcher	61
Gambar 3.42 Proses Kerja Modul Switcher	62
Gambar 3.43 Diagram RTL Modul Replacer	65
Gambar 3.44 Proses Kerja Modul Replacer	65
Gambar 3.45 Proses Penggantian MSB extended escape.....	66
Gambar 3.46 Diagram RTL Modul Joiner	67
Gambar 3.47 Modul Joiner Menyalurkan Data Video	68
Gambar 3.48 Transisi data video ke data lainnya.....	68
Gambar 3.49 Diagram RTL Modul Bhargava_uart.....	69
Gambar 3.50 State Diagram Modul Bhargava_uart	70
Gambar 3.51 Diagram RTL modul DES_pipeline	71
Gambar 4.1 Papan FPGA Siap Digunakan.....	76
Gambar 4.2 Mengirim Kunci Dan Mode(Enkripsi)	77
Gambar 4.3 Mengirim Video MPEG	77
Gambar 4.4 Mengirim Data Dengan Parity Salah.....	78
Gambar 4.5 Menyimpan Video Terenkripsi.....	78
Gambar 4.6 Tampilan Video Setelah Proses Enkripsi	79
Gambar 4.7 Menekan Tombol Reset.....	80
Gambar 4.8 Mengirim Kunci Dan Mode(Dekripsi)	80
Gambar 4.9 Mengirim Video Terenkripsi	81
Gambar 4.10 Menyimpan Video Hasil Dekripsi	81
Gambar 4.11 Membandingkan Video Terdekripsi Dan Video Asli.....	82
Gambar 4.12 Hasil Simulasi Setelah 1 Detik	83

- Gambar 4.13** Hasil Simulasi Modul DES_pipeline Setelah Proses Selesai 83
- Gambar 4.14** Perbandingan kecepatan antara Algoritma Bhargava dan DES ... 84
- Gambar 4.15** Sinyal Empty dan Almost Full pada FIFO Modul Bhargava 85

BAB I

PENDAHULUAN

1.1 Latar Belakang

Dalam era globalisasi ini, perkembangan teknologi informasi dan komunikasi meluncurkan media video menjadi sumber hiburan yang terutama. Sepuluh tahun terakhir ini melihat kemunculan berbagai layanan streaming video baru seperti TikTok, Disney+, Tencent Video, Hulu HBO Max, dan perkembangan pesat layanan- layanan yang telah ada. Menurut Statista, perusahaan multinasional dibidang data konsumen, Youtube mengalami perkembangan pesat dalam berbagai metrik, jumlah pengguna tahunan meningkat dari 0.8 miliar pengguna pada tahun 2012, menjadi 2.6 miliar pada tahun 2022, dengan pendapatan meningkat dari 0.8 miliar dollar amerika pada tahun 2010, menjadi 28.8 miliar dollar pada tahun 2022. peningkatan volume data video terutama konten yang memiliki hak cipta memunculkan permasalahan baru yaitu, meningkatnya kebutuhan akan solusi kriptografi yang aman, dan berefisiensi tinggi.

Algoritma Bhargava merupakan algoritma enkripsi video yang menggunakan sistem enkripsi selektif, dimana algoritma hanya mengenkripsi sebagian dari data sumber(plaintext). Algoritma Bhargava hanya melakukan enkripsi pada sign bit pada video MPEG, mengurangi kebutuhan sumber daya dalam pengamanan media video. Berkurangnya target enkripsi pada Algoritma Bhargava tidak mengurangi keamanan enkripsi, sebab perubahan

pada sign bit memiliki efek berantai yang mengacaukan seluruh video.

Field Programmable Gate Array atau FPGA merupakan sirkuit terintegrasi yang dapat dikonfigurasi ulang setelah manufaktur. FPGA telah berkembang pesat, dari teknologi pendahulu seperti PLD dan CPLD, menjadi teknologi berdasar LUT dengan fitur tambahan seperti blok pengali dan memory menjadikan FPGA solusi komputasi dengan efisiensi energi dan potensi paralelisasi tinggi.

Digunakan bersama, implementasi algoritma Bhargava pada Field Programmable Gate Array diharapkan dapat menjadi solusi optimal yang menyediakan keamanan tinggi dengan penggunaan sumber daya rendah

1.2 Rumusan Masalah

Berdasarkan latar belakang diatas, maka penulis dapat merumuskan permasalahan-permasalahan yaitu :

1. Bagaimana cara mengimplementasikan algoritma enkripsi video Bhargava dengan menggunakan *Field Programmable Gate Array*?
2. Bagaimanakah kinerja implementasi algoritma enkripsi video Bhargava pada Field Programmable Gate Array berdasarkan parameter throughput data?

1.3 Tujuan Penelitian

Tujuan akhir dari penelitian ini yaitu :

1. Mengimplementasikan enkripsi video Bhargava pada Field Programmable Gate Array.
2. Menganalisa kinerja enkripsi video Bhargava pada Field

Programmable Gate Array dengan parameter throughput data.

1.4 Batasan Penelitian

Batasan masalah pada penelitian ini adalah :

1. Enkripsi dilakukan terhadap video dengan format MPEG-1
2. Implementasi hanya dilakukan terhadap algoritma Bhargava RVEA dengan menggunakan algoritma DES

1.5 Manfaat Penelitian

Dengan dilakukannya penelitian ini, diharapkan manfaat yang didapatkan antara lain:

1. Dengan mengimplementasikan algoritma enkripsi video Bhargava RVEA pada Field Programmable Gate Array, pengguna dapat memberikan perlindungan lebih maksimal terhadap keamanan data video dengan penggunaan sumber daya yang optimal.
2. Sebagai bahan referensi untuk penelitian-penelitian selanjutnya.

1.6 Sistematika Penulisan

BAB I PENDAHULUAN

Bab ini berisi latar belakang masalah, rumusan masalah, tujuan penelitian, manfaat penelitian, batasan masalah, sistematika penulisan.

BAB II LANDASAN TEORI

Pada bab ini akan dijelaskan teori-teori yang menunjang percobaan yang dilakukan.

BAB III METODOLOGI PENELITIAN

Bab ini berisi analisis kebutuhan sistem, perancangan sistem, dan skenario

pengujian.

BAB IV HASIL PENELITIAN DAN PEMBAHASAN

Bab ini berisi hasil penelitian dan pembahasan.

BAB V PENUTUP

Bab ini berisi kesimpulan hasil penelitian dan saran.

BAB II

LANDASAN TEORI

2.1 Kriptografi

2.1.1 Definisi Kriptografi

Kriptografi berasal dari bahasa Yunani, menurut bahasa dibagi menjadi dua *kryptos* dan *graphein*, *kryptos* berarti *secret* (rahasia) dan *graphein* berarti *writing* (tulisan). Kriptografi merupakan ilmu dan seni untuk menjaga keamanan pesan ketika dikirim dari sebuah sumber informasi ke suatu tujuan pengiriman informasi (Konheim, 2007). Sistem kriptografi terdiri dari 5 bagian yaitu:

- 1) *Plaintext*: pesan asli berupa kumpulan karakter yang dapat berupa abjad, angka atau simbol tertentu yang dapat dibaca. *Plaintext* adalah masukan bagi algoritma enkripsi. Istilah teks asli akan digunakan sebagai padanan kata *plaintext* untuk selanjutnya.
- 2) *Secret Key*: suatu variabel terhadap teks asli yang menjadi penentu hasil dari algoritma enkripsi. Bersama dengan teks asli, *secret key* menjadi masukan bagi algoritma enkripsi. Istilah kunci rahasia akan digunakan sebagai padanan kata *secret key* untuk selanjutnya.
- 3) *Ciphertext*: hasil dari algoritma enkripsi yang tidak dapat secara langsung. Tingkat kualitas *Ciphertext* diukur dari tingkat kesulitan membacanya. Istilah teks sandi akan digunakan sebagai

padanan kata ciphertext untuk selanjutnya.

- 4) Algoritma Enkripsi: memiliki tugas utama melakukan perubahan terhadap teks asli menggunakan kunci rahasia sehingga menghasilkan teks sandi yang sulit dibaca.
- 5) Algoritma Dekripsi: bertugas memulihkan kembali teks sandi menjadi teks asli menggunakan kunci rahasia. Kunci rahasia yang digunakan untuk algoritma dekripsi dapat saja sama ataupun berbeda dengan kunci rahasia yang digunakan untuk algoritma enkripsi tergantung algoritma kriptografi yang digunakan (Sadikin, 2012).

2.1.2 Jenis-Jenis Algoritma Kriptografi

Berdasarkan dari kunci yang digunakannya, algoritma kriptografi di bagi menjadi dua bagian, yaitu algoritma simetris dan algoritma asimetris.

2.1.2.1 Algoritma Simetris

Algoritma Simetris adalah algoritma di mana kunci untuk proses enkripsi sama dengan dan proses dekripsi, misalnya permutasi, substitusi, DES, AES (Konheim, 2007). Sehingga algoritma ini juga sering disebut algoritma klasik. Algoritma ini sudah ada lebih dari 4000 tahun yang lalu. Untuk menggunakan algoritma ini, penerima pesan harus tahu kunci yang digunakan pengirim untuk mengamankan pesan agar dapat melakukan dekripsi sehingga pesan dapat dibaca oleh penerima (Prayoga,

2018).

Jenis kriptografi ini menawarkan processing time yang baik, namun konsekuensi yang harus dibayar adalah kunci yang dipakai harus dijaga kerahasiaannya oleh pengirim dan penerima.

2.1.2.2 Algoritma Asimetris

Algoritma kriptografi asimetris adalah algoritma yang menggunakan kunci yang berbeda untuk proses enkripsi dan dekripsinya. Kelebihan algoritma ini adalah kunci untuk enkripsi dibuat umum (*public key*) atau dapat diketahui oleh setiap orang, tapi kunci untuk dekripsi hanya diketahui oleh orang yang berwenang mengetahui data yang disandikan atau sering disebut kunci pribadi (*private key*) (Nahwi, 2016).

Teknik enkripsi Asimetris ini jauh lebih lambat ketimbang enkripsi dengan kunci simetris. Oleh karena itu, biasanya bukanlah pesan itu sendiri yang disandikan dengan kunci asimetris, namun hanya kunci simetrislah yang disandikan dengan kunci asimetris. Sedangkan pesannya dikirim setelah disandikan dengan kunci simetris tadi. Contoh algoritma terkenal yang menggunakan kunci Asimetris adalah RSA (*Rivest Shamir Adleman*) (Alasi, 2007).

2.2 MPEG

MPEG-1(Moving Picture Experts Group Phase 1) merupakan standar kompresi *lossy* untuk video dan audio, MPEG didesain untuk menkompresi

video dan audio digital mentah dengan kualitas VHS menjadi alur data dengan laju 1.5 Mbit per detik(rasio kompresi 26:1 dan 6:1), tanpa pengurangan kualitas yang signifikan, memungkinkan terciptanya CD video, TV kabel/ satelit digital, dan penyiaran audio digital. (Le Gall, D, 1991).

Saat ini MPEG-1 merupakan format kompresi lossy video dan audio dengan kompatibilitas terluas didunia yang masih digunakan oleh sejumlah produk dan teknologi.


Standar MPEG-1 dipublikasikan sebagai ISO/IEC 11172 -*information technology- Coding of moving pictures and associated audio for digital storage media at up to about 1.5 Mbit/s*. Standar MPEG terdiri dari 5 bagian, yaitu sistem(penyimpanan dan sinkronisasi video, audio dan data lainnya), video(konten video terkompresi), audio(konten audio terkompresi), tes keabsahan(metode pengujian keabsahan implementasi standar), dan perangkat lunak referensi(contoh implementasi standar) (ISO/IEC, 1993a, 1993b, 1993c, 1995, 1998).

2.2.1 Struktur Video Stream MPEG


Stream video MPEG terdiri dari sejumlah grup gambar(*group of picture*), dan tiap grup gambar terdiri dari sejumlah gambar(*picture*) yang terdiri dari 3 jenis, gambar I, gambar P dan gambar B. Gambar I dikode secara intra, tanpa referensi dari *picture*(gambar) lainnya. Gambar P dikode secara prediktif menggunakan gambar I atau P sebelumnya. Gambar B dikode secara 2 arah (*Bidirectional*) diinterpolasi menggunakan gambar sebelum dan

sesudah gambar tersebut.

Tiap gambar terdiri dari kumpulan makroblok. Makroblok merupakan barisan sebesar 16 x 16 pixel. Makroblok yang terletak dalam gambar I dikode secara spasial. sedangkan makroblok yang terletak dalam gambar B atau P diinterpolasi secara temporal menggunakan gambar yang terkait dengan perbedaan nilai dihitung menggunakan selisih antara data referensi dan data sebenarnya. Proses interpolasi juga menghasilkan satu atau dua vektor gerak(vektor prediksi mundur dan vektor prediksi maju) untuk tiap makroblok dalam gambar referensi, seperti yang diilustrasikan pada gambar 2.1 dan gambar 2.2.




Gambar 2.1 Proses referensi gambar P



Gambar 2.2 Proses interpolasi gambar B

Setiap makroblok terdiri dari 4 blok 8x8 komponen Y (*luminance* atau pencahayaan), dan 2 blok 8x8 komponen warna, Cr(*chrominance red*) dan Cb(*chrominance blue*), seperti yang ditunjukkan pada gambar 2.3.



Gambar 2.3 Struktur video stream MPEG

Blok-blok tersebut selanjutnya melewati proses DCT(*Discrete Cosine Transform*), kuantisasi dan penkodean Huffman. Proses DCT memusatkan informasi pada frekuensi spasial rendah dan proses Kuantisasi membuat sebagian besar Koefisien DCT menjadi 0. Hasil kuantisasi lalu dilinearkan sesuai urutan zig-zag menjadi vektor $\langle DC, AC_1, AC_2, \dots, AC_{63} \rangle$. Koefisien DC menkodekan pencahayaan rata rata dalam blok, sedangkan koefisien AC memuat detil gambar.

RLE(*Run Length Encoding*) merubah vektor $\langle AC_1, AC_2, \dots, AC_{63} \rangle$ menjadi pasangan lompatan dan nilai(*skip, value*) yang diubah menjadi stream video terkompresi menggunakan tabel kode Huffman. Tabel mengalokasikan nilai yang sering muncul dengan jumlah bit kecil untuk mencapai rasio kompresi tinggi. Setiap kode Huffman memiliki signbit(bit tanda) yang dikode terpisah, dimana 0 berarti positif dan 1 berarti negatif.(Bhargava, Shi, dan Wang, 2004)

2.3 Algoritma Bhargava

Bharat Bhargava, Changgui Shi, dan Sheng-Yih Wang mempublikasikan 4 algoritma enkripsi selektif untuk video MPEG, dimana setiap algoritma merupakan pengembangan dari algoritma sebelumnya, algoritma tersebut adalah Algoritma I, VEA, MVEA, dan RVEA.

2.3.1 Algoritma I

Algoritma I merupakan algoritma enkripsi video MPEG yang menyisipkan proses enkripsi/ dekripsi pada proses kompresi MPEG sehingga keduanya dilakukan dengan 1 tahap. Algoritma I melakukan

permutasi pada tabel kode Huffman, memanfaatkannya sebagai kode rahasia. Proses *encoding* dan *decoding* menggunakan tabel yang telah dipermutasi dan bukan tabel standar, sehingga pihak yang tak memiliki kunci rahasia akan menerima video yang berbeda.

Algoritma I memiliki kelemahan yaitu batasan *key space*. Rasio kompresi MPEG bergantung pada daftar kode Huffman, sehingga perubahan daftar ini dapat menurunkan rasio kompresi, selain itu, tak semua daftar kode Huffman dapat digunakan sebagai kunci enkripsi, hal ini menyulitkan generasi kunci sebab kunci yang dibuat perlu dites validitasnya sebelum digunakan. (Bhargava dan Shi, 1998a)

2.3.2 VEA

Algoritma VEA tak lagi memiliki kelemahan yang terdapat pada Algoritma I. Algoritma VEA merupakan algoritma enkripsi selektif yang hanya melakukan enkripsi terhadap signbit koefisien DCT pada video MPEG. Kunci rahasia VEA, k merupakan bitstream dengan panjang m yang dibangkitkan secara acak, dimana $k = b_1, b_2, \dots, b_m$. Bila video MPEG S dilambangkan sebagai $S = \dots s_1 \dots s_2 \dots s_m \dots s_{m+1} \dots s_{m+2} \dots s_{2m}$ dimana s_i ($i = 1, 2, \dots$) merupakan sign bit koefisien DC dan AC, Algoritma enkripsi VEA E_k dapat dijabarkan sebagai berikut:

$$E_k(S) = \dots (b_1 \oplus s_1) \dots (b_m \oplus s_m) \dots (b_1 \oplus s_{m+1}) \dots (b_m \oplus s_{2m}) \dots$$

dimana \oplus merupakan operasi XOR biner.

Algoritma VEA tak lagi memiliki batasan panjang kunci seperti Algoritma I namun algoritma VEA memiliki kelemahan lain, yaitu

lemah terhadap *Known Plaintext Attack*, jika pihak penyerang memiliki potongan video asli dan video terenkripsi, penyerang dapat dengan mudah mendapatkan kunci rahasia VEA. (Bhargava dan Shi 1998b)

2.3.3 MVEA

Algoritma MVEA merupakan modifikasi dari Algoritma VEA dimana selain mengubah koefisien DC dari gambar I, algoritma ini juga mengubah secara acak vektor gerak yang terdapat pada gambar B dan P.

Perubahan pada vektor gerak mengakibatkan decoder penyerang mereferensi makroblok yang salah, selain itu, karena vektor gerak dikode secara diferensial, perubahan signbit akan sekaligus mempengaruhi besar nilai vektor. (Bhargava dan Shi 1998c)

2.3.4 RVEA

Algoritma VEA dan MVEA menggunakan kode rahasia untuk mengubah secara acak sign bit koefisien DCT dan vektor gerak. Algoritma tersebut memberi hasil enkripsi yang cukup dengan biaya komputasi yang minim, namun algoritma yang telah dibahas sebelumnya sangat lemah terhadap serangan menggunakan plaintext. Bagian ini akan memaparkan algoritma RVEA yang resistan terhadap serangan plaintext maupun ciphertext.

RVEA merupakan algoritma enkripsi selektif yang hanya bekerja pada signbit dari koefisien DCT dan vektor gerak. RVEA dapat menggunakan algoritma apa saja (seperti DES atau IDEA) untuk mengenkripsi bit-bit tersebut. Untuk mengilustrasikan proses operasi


RVEA, bit lain dalam video MPEG selain signbit dapat diabaikan sehingga video MPEG S dapat dilambangkan sebagai:

$$S = \dots S_1 \dots S_2 \dots S_m \dots$$

dimana s_i ($i = 1, 2, \dots$) merupakan signbit koefisien DCT atau vektor gerak.

Video dienkripsi slice per slice, RVEA memilih maksimum 64 sign bit (8 byte) dari setiap makroblok. blok 8 x 8 pada video MPEG dapat dilambangkan sebagai β, a_1, a_2, a_3 dimana β merupakan signbit koefisien DC, dan a_i merupakan kode koefisien AC bukan-nol ke- i .

Tiap makroblok terdiri dari enam blok 8x8, Y1, Y2, Y3, Y4, Cr dan Cb. Gambar 2.4 menunjukkan cara algoritma RVEA memilih β dan a_i dari tiap makroblok.




Gambar 2.4 Urutan pemilihan *signbit* algoritma RVEA

Signbit dipilih dengan cara ini sebab koefisien DC mengandung informasi yang lebih signifikan dari pada koefisien AC dan koefisien AC berfrekuensi rendah lebih signifikan dari pada koefisien AC berfrekuensi tinggi. RVEA mengurangi dan membatasi waktu komputasi dengan membatasi jumlah maksimum bit yang dipilih. *Signbit* yang dipilih selanjutnya dienkripsi/ dekripsi menggunakan algoritma enkripsi yang dipilih dan dikembalikan ke lokasi semula. operasi dekripsi RVEA sama dengan proses enkripsinya. (Bhargava dan Shi 1999)

2.4 FPGA

FPGA(*Field Programmable Gate Array*) merupakan sirkuit terintegrasi yang dapat dikonfigurasi ulang oleh pengguna setelah proses manufaktur. FPGA terdiri dari blok blok logika yang dapat diprogram ulang, jalur interkoneksi yang menghubungkan blok blok tersebut, Blok I/O yang menghubungkan FPGA dan sirkuit eksternal, dan blok blok tambahan lainnya. Blok logika dapat dikonfigurasi untuk melakukan fungsi kombinatorial kompleks ataupun operasi sederhana seperti AND atau XOR. Blok logika juga memiliki elemen *memory* seperti flip-flop memungkinkan implementasi logika sekuensial dan *pipelining*. Jalur interkoneksi terdiri dari lajur penghubung dan *switch* yang dapat diprogram. FPGA juga dapat memiliki blok tambahan lainnya seperti blok DSP atau blok *memory* yang dapat digunakan untuk mengimplementasi modul penyimpanan seperti FIFO dan RAM.(Simpson, 2015)



Gambar 2.5 Arsitektur FPGA

2.4.1 Xilinx 7 Series

Xilinx 7 Series merupakan seri FPGA yang dirilis oleh Xilinx pada tahun 2010. Xilinx 7 Series menggunakan teknologi proses 28nm menghadirkan peningkatan performa yang signifikan dengan kapasitas hingga 2 juta sel logika dan penggunaan energy 50% lebih rendah dari generasi sebelumnya menjadikan Xilinx 7 Series alternatif ASSP dan ASIC yang dapat diprogram ulang.(Xilinx, 2020)

2.4.2 Configurable Logic Block

Configurable Logic Block(CLB) merupakan satuan blok logika yang digunakan pada Xilinx 7 series. 1 CLB terdiri dari 2 Slice, dan tiap slice memiliki 4 LUT 6-input yang dapat digunakan untuk mengimplementasikan logika kombinatorial 6 input apa saja, 8 Flip-Flop, 1 full adder, 2 Multiplexer 2-input, dan input khusus carry chain.

25% hingga 50% slice pada FPGA 7 Series(SLICE-M) dapat digunakan sebagai unit memory, memungkinkan LUT pada slice tersebut digunakan sebagai blok RAM sebesar 64x1, yang dapat dirantai bersama untuk mengimplementasikan RAM, FIFO atau *shift*

register.(Xilinx, 2016)

2.4.3 Block RAM

Blok memori pada Xilinx 7 Series memiliki ukuran 36 Kb, dengan lebar port maksimum 72 bit. Blok memori dapat dipecah menjadi 2 blok memori independen dengan ukuran 18 Kb ataupun dirangkai bersama untuk membentuk modul memori dengan ukuran atau lebar port yang lebih besar. Blok memory Xilinx 7 Series mendukung implementasi modul memori dengan clock dan lebar port input dan output yang berbeda(hingga 1:8 atau 8:1). Implementasi RAM dengan lebar 64-bit dapat menggunakan 8 bit tambahan kode Hamming yang dapat memperbaiki 1 bit error dan mendeteksi 2 bit error. (Xilinx, 2019)

2.4.4 Clock Management Tile

Clock Management Tile(Blok Managemen Clock) merupakan Blok manipulasi clock yang terdapat pada Xilinx 7 Series. Satu CMT terdiri dari 1 MMCM(*Mixed Mode Clock Manager*) dan 1 PLL(*Phase Locked Loop*). MMCM memiliki fitur tambahan dibanding PLL standar seperti inversi clock output, pengali dan pembagi fraksional, dan perubahan fase clock yang dapat diubah sesuai input.(Xilinx, 2018)